北京2017年9月19日電 /美通社/ -- “英特爾精尖制造日”活動今天舉行，展示了英特爾制程工藝的多項重要進展，包括：英特爾10納米制程功耗和性能的最新細節(jié)，英特爾首款10納米FPGA的計劃，并宣布了業(yè)內首款面向數(shù)據(jù)中心應用的64層3D NAND產品已實現(xiàn)商用并出貨。
“英特爾遵循摩爾定律，持續(xù)向前推進制程工藝，每一代都會帶來更強的功能和性能、更高的能效、更低的晶體管成本，”英特爾公司執(zhí)行副總裁兼制造、運營與銷售集團總裁Stacy Smith表示，“很高興首次在中國與大家分享英特爾制程工藝路線圖中的多項重要進展，展現(xiàn)了我們持續(xù)推動摩爾定律向前發(fā)展所獲得的豐碩成果。”
Stacy Smith進一步表示，英特爾推動摩爾定律向前發(fā)展的能力 -- 每一年都持續(xù)降低產品價格并提升其性能 -- 是英特爾的核心競爭優(yōu)勢。英特爾一直以來都是并將繼續(xù)成為推動摩爾定律向前發(fā)展的技術領導者，目前英特爾在制程工藝上保持著大約三年的領先性。
披露10納米制程的功耗和性能最新進展
英特爾高級院士馬博（Mark Bohr）介紹了英特爾10納米制程工藝的最新細節(jié)，展現(xiàn)了英特爾的技術領先性。在晶體管密度和晶體管性能方面，英特爾10納米均領先其他競爭友商“10納米”整整一代。通過采用超微縮技術（hyper scaling），英特爾10納米制程工藝擁有世界上最密集的晶體管和較小的金屬間距，從而實現(xiàn)了業(yè)內較高的晶體管密度。超微縮指的是英特爾在14納米和10納米制程節(jié)點上提升2.7倍晶體管密度的技術。在此次“英特爾精尖制造日”活動上，英特爾“Cannon Lake”10納米晶圓全球首次公開亮相。
馬博還演示了他提出的晶體管密度計算公式，用以規(guī)范晶體管密度的通用衡量標準，以此厘清當前業(yè)內制程節(jié)點命名亂象，這也是英特爾不懈的堅持和努力，將有助于更加容易地比較不同廠商之間的技術。
介紹22FFL的功耗和性能最新進展
馬博同時介紹了英特爾22FFL功耗和性能的最新細節(jié)。22FFL是在2017年3月美國“英特爾精尖制造日”活動上首次宣布的一種面向移動應用的超低功耗FinFET技術。英特爾22FFL可帶來一流的CPU性能，實現(xiàn)超過2GHz的主頻以及漏電降低100倍以上的超低功耗。此外，22FFL晶圓在本次活動上全球首次公開亮相。
揭曉10納米FPGA產品計劃
在本次活動上，英特爾公布了采用英特爾10納米制程工藝和晶圓代工平臺的下一代FPGA計劃。研發(fā)代號為“Falcon Mesa”的FPGA產品將帶來全新水平的性能，以支持數(shù)據(jù)中心、企業(yè)級和網(wǎng)絡環(huán)境中日益增長的帶寬需求。
英特爾和Arm在10納米制程合作方面取得重大進展
在2016年8月于舊金山舉行的英特爾信息技術峰會（IDF）上，英特爾晶圓代工宣布與Arm達成協(xié)議，雙方將加速基于英特爾10納米制程的Arm系統(tǒng)芯片開發(fā)和應用。作為這一合作的結晶，今天的“英特爾精尖制造日”全球首次展示了Arm Cortex-A75 CPU內核的10納米測試芯片晶圓。這款芯片采用行業(yè)標準設計流程，可實現(xiàn)超過3GHz的性能。
發(fā)布業(yè)內首款面向數(shù)據(jù)中心的64層TLC 3D NAND固態(tài)盤
英特爾還宣布了業(yè)內首款面向數(shù)據(jù)中心的64層、三級單元（TLC）3D NAND固態(tài)盤產品已正式出貨。該產品自2017年8月初便開始向部分頂級云服務提供商發(fā)貨，旨在幫助客戶大幅提升存儲效率。在存儲領域30年的專業(yè)積淀，使得英特爾可以推出優(yōu)化的3D NAND浮柵架構和制造工藝。英特爾的制程領先性，使其能夠快速把2017年6月推出的64層TLC固態(tài)盤產品組合，迅速從客戶端產品擴展到今天的數(shù)據(jù)中心固態(tài)盤產品。到2017年年底，該產品將在更大范圍內上市。
