加州山景城2019年11月13日 /美通社/ --
重點(diǎn)：
-- Astera Labs的Aries Smart Retimer是業(yè)界第一款專為PCIe 5.0規(guī)范設(shè)計(jì)的32GT/s定時器芯片，實(shí)現(xiàn)信號覆蓋范圍達(dá)到兩倍及即插即用交互操作，即使在32 GT/s的速度下也不損害互連拓?fù)洹?/p>
-- 使用了新思科技DesignWare IP核，以及用于PCIe 5.0驗(yàn)證IP核解決方案，Astera Labs定時器芯片實(shí)現(xiàn)一次完成流片設(shè)計(jì)。DesignWare IP核已被關(guān)鍵市場的十幾家領(lǐng)先半導(dǎo)體公司采用，并已驗(yàn)證與業(yè)內(nèi)的一系列產(chǎn)品都具有互操作性。
-- 持續(xù)合作推進(jìn)PCIe 5.0生態(tài)系統(tǒng)發(fā)展，此次端到端系統(tǒng)演示就是一個重要的里程碑。
-- 10月28日至29日，在臺北舉行的PCI-SIG開發(fā)者大會上，Astera Labs將攜手新思科技和英特爾，演示端到端PCIe 5.0解決方案的系統(tǒng)級互操作性能。
Astera Labs攜手新思科技（Synopsys, Inc.，納斯達(dá)克股票代碼：SNPS）和英特爾（納斯達(dá)克股票代碼：INTC）近日實(shí)現(xiàn)完整的PCI Express® (PCIe®) 5.0系統(tǒng)在產(chǎn)業(yè)界的首次演示，為下一代服務(wù)器負(fù)載提供了32GT/s的速度。這項(xiàng)端到端解決方案展示了系統(tǒng)級的多供應(yīng)商互操作性，包括英特爾PCIe 5.0測試芯片、新思科技用于PCIe 5.0流片驗(yàn)證DesignWare® Controller、PHY IP核以及Astera Labs行業(yè)首個用于PCIe 5.0的智能計(jì)時器芯片。10月28日至29日，上述公司將在臺北舉行的PCI-SIG開發(fā)者大會上演示該解決方案。
Astera Labs首席執(zhí)行官Jitendra Mohan表示：“很榮幸能與新思科技和英特爾合作，向業(yè)界證明我們已經(jīng)為PCIe 5.0客戶做好了準(zhǔn)備，正在積極對計(jì)時器芯片進(jìn)行采樣。我們已經(jīng)發(fā)布了世界上第一個PCIe 5.0 Smart Retimer（智能計(jì)時器），它提供了向后兼容性，開發(fā)人員能夠通過利用面向PCIe 4.0的解決方案來驗(yàn)證他們的系統(tǒng)。到了2020年系統(tǒng)推出時，它也能夠?yàn)镻CIe 5.0提供引腳兼容的解決方案。與新思科技和英特爾的合作有助于加快我們的開發(fā)進(jìn)程?！?/p>
新思科技解決方案事業(yè)部副總裁John Koeter表示：“新思科技、Astera Labs和英特爾正在合作，助力PCI Express生態(tài)系統(tǒng)滿足更高需求，比如網(wǎng)絡(luò)、存儲和機(jī)器學(xué)習(xí)應(yīng)用這些需要極高速接口的功能。通過為PCI Express 5.0提供完整的IP核解決方案，新思科技幫助Astera Labs盡早開展設(shè)計(jì)，新思科技在PCI Express方面的專業(yè)知識，則促成了芯片一次完成流片設(shè)計(jì)?！?/p>
英特爾技術(shù)計(jì)劃主管Jim Pappas表示：“目前產(chǎn)業(yè)加速增長，異構(gòu)計(jì)算體系和工作負(fù)載優(yōu)化平臺也不斷發(fā)展，以支持下一代以數(shù)據(jù)為中心的平臺。因此PCIe5.0技術(shù)的應(yīng)用至關(guān)重要。英特爾是PCIe 5.0體系結(jié)構(gòu)的堅(jiān)定擁護(hù)者，我們正在努力提供強(qiáng)大的解決方案，實(shí)現(xiàn)更快速度和更低延遲，以滿足以數(shù)據(jù)為中心的工作負(fù)載需求。我們很高興與Astera Labs和新思科技合作，開創(chuàng)這一全新的生態(tài)系統(tǒng)?！?/p>
臺北PCI-SIG開發(fā)者大會上的演示
10月28至29日，在臺北萬豪酒店，PCIe 5.0聯(lián)合演示將在PCI-SIG開發(fā)者大會的新思科技展位進(jìn)行。
DesignWare IP核簡介
新思科技是面向芯片設(shè)計(jì)的領(lǐng)先供應(yīng)商，我們提供高質(zhì)量硅驗(yàn)證IP核解決方案。DesignWare IP核組合包括邏輯庫、嵌入式存儲器、嵌入式測試、模擬IP、有線和無線接口IP、安全I(xiàn)P、嵌入式處理器和子系統(tǒng)。為了加速原型設(shè)計(jì)、軟件開發(fā)以及將IP整合進(jìn)芯片，新思科技IP Accelerated計(jì)劃提供IP原型設(shè)計(jì)套件、IP軟件開發(fā)套件和IP子系統(tǒng)。新思科技對IP核質(zhì)量的廣泛投資、全面的技術(shù)支持以及強(qiáng)大的IP開發(fā)方法使設(shè)計(jì)人員能夠降低整合風(fēng)險，并加快上市時間。垂詢DesignWare IP核詳情，請?jiān)L問www.synopsys.com/designware。
新思科技簡介
新思科技（Synopsys, Inc.，納斯達(dá)克股票代碼：SNPS）是眾多創(chuàng)新型公司的Silicon to Software?（“芯片到軟件”）合作伙伴，這些公司致力于開發(fā)我們?nèi)粘Ｋ璧碾娮赢a(chǎn)品和軟件應(yīng)用。作為全球第15大軟件公司，新思科技長期以來一直是電子設(shè)計(jì)自動化(EDA)和半導(dǎo)體IP領(lǐng)域的全球領(lǐng)導(dǎo)者，并且在軟件安全和質(zhì)量解決方案方面也發(fā)揮著越來越大的領(lǐng)導(dǎo)作用。無論您是創(chuàng)建高級半導(dǎo)體的芯片(SoC)設(shè)計(jì)人員，還是編寫需要最高安全性和質(zhì)量的應(yīng)用程序的軟件開發(fā)人員，新思科技都能夠提供您所需要的解決方案，幫助您推出創(chuàng)新性的、高質(zhì)量的、安全的產(chǎn)品。有關(guān)更多信息，請?jiān)L問www.synopsys.com。
Astera Labs簡介
Astera Labs是一家總部位于硅谷的無廠半導(dǎo)體公司，致力于為數(shù)據(jù)中心系統(tǒng)開發(fā)專用的連接解決方案。其產(chǎn)品組合包括系統(tǒng)感知的半導(dǎo)體集成電路、電路板和服務(wù)，以實(shí)現(xiàn)可靠的PCI Express®連接。與領(lǐng)先的處理器供應(yīng)商、云服務(wù)提供商、經(jīng)驗(yàn)豐富的投資者和世界一流的制造公司合作，Astera Labs正在幫助客戶消除計(jì)算密集型工作負(fù)載中的性能瓶頸。欲了解更多信息，請?jiān)L問www.AsteraLemb.com。
編輯聯(lián)系人：
Camille Xu
新思科技
電郵：wexu@synopsys.com
Norma Sengstock
新思科技
電郵：norma@synopsys.com
Rachael Watson
Nereus
電話：971-706-1312
電郵：rwatson@nereus-worldwide.com
