加州山景城2020年3月18日 /美通社/ --
重點：
新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）今日宣布面向市場推出VC SpyGlass? RTL靜態(tài)Signoff平臺，該平臺采用了公認的SpyGlass®技術，是新思科技Verification Continuum?平臺的一部分。支持多核的VC SpyGlass平臺可在內存占用減少一半的同時將性能提高3倍。新一代平臺通過機器學習技術增強了自身功能，使用可信賴的行業(yè)標準SpyGlass引擎，在不影響結果質量的情況下將誤報降低了10倍。
SK Hynix芯片設計主管Duen-Min Wang表示：“借助VC SpyGlass降低誤報的技術，我們能夠專注于調試實際問題，并發(fā)現以前未發(fā)現的跨時鐘域問題。此外，VC SpyGlass和Design Compiler設計行為的一致性，將我們的設計設置時間縮短到了一天，同時提供更加靈活的調試和自定義約束設置?！?/p>
愈加復雜的芯片設計要求在RTL開發(fā)早期對RTL、跨時鐘域(CDC)和跨復位域(RDC) 設計的正確性進行驗證。新思科技VC SpyGlass集成了先進的算法和分析技術，可在RTL開發(fā)早期為設計人員提供詳細的設計信息和建議。它提供了緊密集成的形式驗證解決方案，通過降低誤報并提供全面的CDC和RDC分析，捕獲設計實現過程中出現的邏輯問題。VC SpyGlass還與Verdi®自動調試系統(tǒng)進行了天然的集成，以加快分析故障的根本原因。此外，VC SpyGlass平臺使用與新思科技Design Compiler®和PrimeTime®工具保持一致的設計行為和Tcl流程，來顯著縮短實現流程和驗證流程之間的設置時間。
瑞薩電子數字設計技術部門、共享研發(fā)部門、物聯網與基礎架構業(yè)務部主管Hideyuki Okabe表示：“約束不充分或不正確是造成大量違例問題的主要原因，這也會相應地增加我們的調試周期。借助VC SpyGlass的新機器學習技術，我們的設計團隊將能夠顯著減少要調試的CDC違例誤報的數量，從而加快識別根本原因。”
新思科技芯片驗證事業(yè)群營銷與業(yè)務開發(fā)副總裁Rajiv Maheshwary表示：“對客戶來說，緊密集成的RTL靜態(tài)驗證平臺對芯片產品加速上市和減少迭代至關重要。VC SpyGlass可在將性能提高3倍的同時，將誤報降低10倍，并且提供數十億門級的容量。通過緊密集成的Lint、CDC和RDC分析，以及與實現流程的兼容性，芯片團隊能夠提高整體生產力并加快RTL靜態(tài)signoff?！?/p>
可用性和資源
新思科技VC SpyGlass RTL靜態(tài)signoff平臺現已推出。當前的SpyGlass用戶可使用現有規(guī)則和腳本，輕松升級至VC SpyGlass。
新思科技簡介
新思科技（Synopsys, Inc. , 納斯達克股票代碼：SNPS）是眾多創(chuàng)新型公司的 Silicon to Software?（“芯片到軟件”）合作伙伴，這些公司致力于開發(fā)我們日常所依賴的電子產品和軟件應用。作為全球第 15 大軟件公司，新思科技長期以來一直是電子設計自動化（EDA）和半導體IP領域的全球領導者，并且在軟件安全和質量解決方案方面也發(fā)揮著越來越大的領導作用。無論您是創(chuàng)建高級半導體的片上系統(tǒng)（SoC）設計人員，還是編寫需要最高安全性和質量的應用程序的軟件開發(fā)人員，新思科技都能夠提供您所需要的解決方案，幫助您推出創(chuàng)新性的、高質量的、安全的產品。有關更多信息，請訪問www.synopsys.com。
編輯聯系人：
Camille Xu
新思科技
電郵：wexu@synopsys.com
Simone Souza
新思科技
電郵：simone@synopsys.com
